Ogłoszenie nr 500014806-N-2018 z dnia 19-01-2018 r.

Łódź: Delivery of library of analog components for X-CMOS 0.18µm 5V technology process OGŁOSZENIE O ZAMIARZE ZAWARCIA UMOWY -

Zamówienie dotyczy projektu lub programu współfinansowanego ze środków Unii Europejskiej

nie

nie

nie

nie

nie

SEKCJA I: ZAMAWIAJĄCY

I. 1) NAZWA I ADRES: Politechnika Łódzka, Katedra Mikroelektroniki i Technik Informatycznych, Krajowy numer identyfikacyjny 000001583, ul. Wólczańska 221/223 B-18, 90-924 Łódź, woj. łódzkie, państwo Polska, tel. 42 631 27 27, e-mail adam.stawinski@p.lodz.pl, faks 42 636 03 27.
Adres strony internetowej (url): www.dmcs.p.lodz.pl

I. 2) RODZAJ ZAMAWIAJĄCEGO:

Inny: uczelnia publiczna

SEKCJA II: PRZEDMIOT ZAMÓWIENIA

II.1) Nazwa nadana zamówieniu przez zamawiającego: Delivery of library of analog components for X-CMOS 0.18µm 5V technology process
Numer referencyjny K-25/STRATEGMED2/8/2018

Przed wszczęciem postępowania o udzielenie zamówienia nie przeprowadzono dialogu technicznego

Dostawy

Nie

II.4) Krótki opis przedmiotu zamówienia (wielkość, zakres, rodzaj i ilość dostaw, usług lub robót budowlanych lub określenie zapotrzebowania i wymagań):
Określenie wielkości lub zakresu zamówienia: Analog library containing: o Circuits with specified parameters: * bandgap voltage references: bandgap voltage 0.6 - 1.3 V @VDD=5V, T=27oC, supply current < 100µA, temperature coefficient: -800...+800 ppm/oC; * bias cells: output currents: 1 - 40 µA, temperature coefficient: -3000...+3000 ppm/oC, supply current < 10µA; * analog to digital converters: resolution: 10 bits, accuracy [LSB]: 1.0/0.5 INL/DNL, Sampling rate: 80 kS/s, supply voltage: analog 5 V, digital 1.8 V; * digital to analog converters: resolution: 10 bits, accuracy [LSB]: 1.0/0.05 INL/DNL, conversion time: 0.5 µs, supply voltage: analog 5 V, digital 1.8 V; * operational amplifiers: output voltage range: 0.1 - VDD-0.1, common mode input voltage (lower and upper limit): 0.05 - VDD-0.6, input offset voltage: < 10 mV, large signal differential voltage amplification: > 90 dB, supply current: < 500 µA, supply voltage: 5 V; * power on/off and reset circuits; * RC oscillators; o schematic, symbol, layout and abstract cell views, Spectre simulation models and all other files required to cover CADENCE analog-mixed design methodology.

II.5) Główny Kod CPV: 48.00.00.00 - Pakiety oprogramowania i systemy informatyczne

II.6) Całkowita wartość zamówienia (jeżeli zamawiający podaje informacje o wartości zamówienia):
Wartość bez VAT: 12500.00
Waluta:
Euro

SEKCJA III: PROCEDURA

III.1) Tryb udzielenia zamówienia:

Zamówienie z wolnej ręki

III.2) Podstawa prawna
Postępowanie wszczęte zostało na podstawie 67 ust. 1 pkt 1 lit. a ustawy Pzp.
III.3 Uzasadnienia wyboru trybu
Należy podać uzasadnienie faktyczne i prawne wyboru trybu oraz wyjaśnić, dlaczego udzielenie zamówienia jest zgodne z przepisami:
Uzasadnienie prawne: postępowanie wszczęte zostało na podstawie art. 67 ust. 1 pkt 1 lit. a - dostawy mogą być świadczone tylko przez jednego wykonawcę z przyczyn technicznych o obiektywnym charakterze. Uzasadnienie faktyczne: wykonawca jest jedynym właścicielem oraz producentem technologii niezbędnej oraz wymaganej do wykonania układu (procesu technologicznego XP018XMB10) w ramach realizowanego projektu, a co za tym idzie jedynym dostawcą bibliotek do tego procesu technologicznego.

SEKCJA IV: ZAMIAR UDZIELENIA ZAMÓWIENIA